경희꿈도전장학 활동계획서

학생정보	성명	한영웅	학번	2023104135
	소속	전자정보대학 전자공학과	학년 (이수학기)	4학년(6학기)
지도교수 정보	성명	홍상훈	전화번호	031-201-3811
	소속	전자정보대학 전자공학부	e-mail	daniel@khu.ac.kr
도전개요	분야	□ 창업 □ 연구 ■ 자유주제		
	주제	• 1D FIR Decimation 필터 아키텍처의 설계, PPA 최적화 및 FPGA 실증		
	희망장학금	■ 100만원 □ 200만원 □ 300만원 □ 400만원		
	단기목표	1. 설계 사양 확정 2. 부동 소수점 및 고정 소수점 골든 모델 구축 : 이후 해당 모델을 이용하여 테스트 벡터 추출 3. 하드웨어 아키텍처 설계 : 연산기 구조 최적화 및 상태도(FSM/ASMD) 도출 4. RTL 구현 및 시뮬레이션 5. FPGA 보드 기반 실증 검증		
	기대효과 및 성과	• 알고리즘 이해부터 회로 구현, 실보드 검증까지의 전 과정을 1인 독립 수행으로 완주한 현업 수준의 경험 확보 및 EDA 툴체인 숙달 • 향후 통신 가속기 설계에 재사용 가능한 FIR 필터 IP와 검증 환경 확보 • 그대로 따라할 수 있는 공개형 설계 문서 제작		
	사회기여 방안	• GitHub에 RTL 소스, Python 기준 모델, 검증 스크립트, 재현 절차 공개 • Velog에 설계 의도, 시행착오, 수정 과정을 최소 3편 이상 정리 • YouTube에 실보드 동작 데모 영상 업로드 • 동일 보드와 절차로 후배가 다시 실행할 수 있는 튜토리얼 자산 구축		

Ⅰ. 나의 꿈

◎ 졸업 후 사회진출방향 및 장기적인 본인의 진로, 미래, 꿈에 대해서 구체적으로 설명하시오

[정체성 및 사회진출방향]

눈에 보이지 않는 회로가 물리적 제약 속에서 정확히 동작하는 것에 매력을 느껴 디지털 IC 설계를 진로로 택했습니다. 코드 구현이 자동화되는 시대에도, 수백억 원이 투입되는 테이프아웃(Tape-out)의 리스크를 감당하고 최적의 아키텍처를 결정하는 것은 결국 엔지니어의 통찰입니다. 프론트엔드 설계 단계의 판단은 검증과 백엔드 전체에 연쇄적인 영향을 미칩니다. 따라서 저는 단순히 RTL을 작성하는 데 그치지 않고, 설계 초기부터 물리적 제약을 반영해 칩 개발 사이클을 단축하고 PPA 최적화를 주도하는 프론트엔드 엔지니어를 목표로 합니다.

[단기 목표]

졸업 후 종합반도체기업(IDM) 및 팹리스의 디지털 IC 프론트엔드 직무로 진출하는 것이 단기 목표입니다. 칩의 규모가 거대해지는 통신 및 AI 반도체 시대에는 아키텍처 단계에서 PPA 병목을 조기에 식별하는 역량이 필수적입니다. 이를 위해 본 장학 활동을 통해 알고리즘 모델링부터 물리적 구현까지 이어지는 풀 사이클 설계 역량을 탄탄히 확보하겠습니다. 입사 후에는 이 경험을 바탕으로 검증 및 백엔드 팀의 언어를 동시에 이해하는 '브리지 엔지니어'로 성장하겠습니다. 직무 간 소통 부재로 인한 재작업(Iteration)을 줄이고, 전체 개발 사이클의 효율을 극대화하는 것이 입사 초기의 핵심 기여 목표입니다.

[장기 목표 및 꿈]

저는 본래 거대한 시스템의 전체 구조를 파악하고, 작은 구성요소들이 서로 맞물려 하나의 기능을 완성해가는 과정에서 깊은 지적 만족을 느끼는 성향입니다. 반도체 회로 설계를 공부하면서도 단일 모듈의 동작보다 그 모듈이 전체 시스템 안에서 어떤 역할을 하는지, 어떤 제약과 맞닿아 있는지를 먼저 이해하려는 습관이 자연스럽게 형성되었습니다. 이 성향이 결국 개별 블록의 최적화를 넘어, 칩 전체의 청사진을 설계하는 SoC 시스템 아키텍트라는 장기 목표로 이어졌습니다.

미래의 통신 반도체는 신호처리 알고리즘의 효율성과 하드웨어의 물리적 한계를 얼마나 정밀하게 융합하느냐에 달려 있습니다. 저는 실무에서 다양한 IP 블록의 PPA 최적화 경험을 쌓으며 각 구성요소가 시스템 전체에 미치는 영향을 체득하고, 궁극적으로는 전력 효율과 신뢰성을 동시에 만족하는 차세대 디지털 통신 칩의 구조를 직접 아키텍팅하는 엔지니어로 성장하겠습니다. 그 과정에서 저는 단순히 주어진 스펙을 구현하는 엔지니어가 아니라, 스펙 자체를 정의하는 엔지니어가 되고 싶습니다. 알고리즘이 요구하는 것과 실리콘이 허용하는 것 사이의 최적점을 찾아내는 것, 그것이 제가 생각하는 아키텍트의 본질이자 제가 평생 추구하고 싶은 일입니다.

Ⅱ. 나의 도전

◎ 도전주제 및 도전을 통하여 달성하는 단기/장기 목표를 제시하시오

[도전 주제]

하나의 신호처리 블록을 대상으로, 사양 결정부터 회로 구현, 자동 검증, FPGA 보드 동작 확인, 결과 공개까지를 1인 독립 수행으로 완주하는 자유주제형 설계 도전

본 도전에서 설계하는 것은 FIR Decimation 필터입니다. FIR 필터는 입력 신호에서 불필요한 주파수 성분을 걸러내는 디지털 필터로, 통신·음성·영상 등 거의 모든 신호처리 시스템의 핵심 부품입니다. 여기에 Decimation(다운샘플링)을 결합하면, 필터링과 동시에 데이터 양을 절반으로 줄여 이후 처리 부담을 낮출 수 있습니다. 본 설계에서는 100MSps로 입력되는 디지털 신호에서 alias 성분을 제거(anti-aliasing)한 뒤 50MSps로 축소하는 역할을 수행합니다. 본 도전의 핵심 산출물인 이 IP는 그 자체로 완결된 독립 결과물이며, 이후 더 큰 규모의 설계로 확장될 수 있는 범용성, 재사용성을 갖추는 것을 목표로 합니다.

[도전 배경 및 특별함]

본 도전의 핵심은 새로운 이론을 증명하거나 논문 실적을 만드는 것이 아닙니다. 학부생 1인이 하나의 디지털 필터를 대상으로 기준 모델 설정 → 회로 구현 → 실제 보드 검증 → 공개 자료화까지 전 과정을 스스로 수행하는 자유주제형 설계 도전입니다.

저는 FPGA를 직접 활용하는 수업(박정환 교수님의 디지털집적회로모델링실험)의 수강신청을 강력히 희망하였으나 아쉽게도 실패하였고, 이후 해당 교수님께 직접 메일을 드려 수업 참여 및 장비 사용 기회를 간곡히 요청드렸으나 여건상 모두 무산되었습니다. 이후 지도 교수님(홍상훈 교수님)께 연구실 보유 FPGA 보드의 대여 가능 여부를 여쭤보았으나, 보유 중인 보드는 현재 수업에 우선 배정되어야 하고 남은 보드는 정상 동작을 보장할 수 없는 상태라는 답변을 받았습니다. 모든 현실적인 대안을 탐색한 끝에 FPGA 실증을 포기하고 시뮬레이션 수준에서 마무리하는 방향으로 계획을 축소하려 했습니다.

그러던 중 본 장학 활동을 접하게 되었고, 포기했던 실증 검증의 가능성이 다시 열렸습니다. 이 경험은 단순한 아쉬움으로 끝나지 않았습니다. 수업 안에서 해결되지 않는다면 수업 밖에서 독립적으로 설계 역량을 증명하자는 방향으로 전환했고, 본 장학금은 그 전환을 현실로 만드는 최소한의 장비 확보 수단입니다. 설계 주제 선정, 개발 순서 구성, 산출물 정의, 공개 방식까지 모두 학생 주도형으로 설계하였으며, 지도교수님께서는 방향 점검과 기술 자문 역할을 맡습니다. 따라서 본 활동의 본질은 연구 참여보다 독립적인 설계자 훈련에 가깝습니다.

본 도전의 결과물은 개인의 역량 증명에 그치지 않습니다. 알고리즘 모델링부터 RTL 구현, 검증, FPGA 실증까지의 전 과정을 GitHub와 Velog 및 YouTube에 공개하여, 같은 고민을 가진 후배들이 그대로 따라할 수 있는 재현 가능한 튜토리얼로 남길 계획입니다. 이번 도전은 한 학기짜리 개인 프로젝트이면서 동시에 다음 학습자의 출발점이 되는 공개형 학습자산이자, 디지털 IC 설계자로서의 장기 역량을 쌓아가는 첫 번째 실전 기반입니다.

[활동 계획 및 수행 방향]

본 도전의 핵심은 알고리즘 모델에서 물리적 실증까지 이어지는 Top-down 검증 파이프라인의 1인 완성입니다.

1단계: 비트 수준 골든 모델 구축

Python으로 부동소수점 기준의 이상적인 FIR 필터 동작을 구현한 뒤, 16-bit signed Q4.12 고정소수점으로 양자화하는 과정에서 발생하는 오차를 SNR 및 MSE 지표로 정량 분석합니다. Q4.12는 실제 필터 계수의 동적 범위를 수용하는 오버플로우 마진과 As=60dB 요건을 만족하는 소수부 정밀도를 동시에 확보하는 균형점으로 확정하였습니다. 본 도전의 핵심은 비트폭 탐색이 아닌 이 확정된 스펙을 기준으로 RTL 설계와 PPA 최적화에 집중하는 것입니다. 이 골든 모델은 이후 회로 결과가 맞는지 판단하는 정답표 역할을 하며, RTL 시뮬레이션 출력과의 비트정확 일치 여부를 자동으로 판별하는 레퍼런스로 활용되어 알고리즘과 회로 간 스펙 불일치를 설계 초기에 차단합니다.

2단계: RTL 설계 및 PPA 최적화

골든 모델에서 확정된 스펙을 바탕으로 Verilog RTL을 작성하고, 파이프라이닝을 적용하여 처리량과 클럭 주파수를 끌어올립니다. bring-up용 N=5부터 제출용 N=41까지 탭 수를 단계적으로 확장하며 합성 결과를 비교하여, 탭 수 증가에 따른 연산 정확도 향상과 하드웨어 자원 사용량·전력 소모 간의 트레이드오프를 정량적으로 분석합니다. 이 단계의 목적은 같은 기능을 하되 더 효율적인 회로를 만드는 것으로, DSP 사용량 최소화를 우선 목표로 Fmax와 처리량을 방어하는 PPA 개선 결과를 Baseline 2종과 비교하여 정량적으로 검증합니다.

3단계: FPGA 실증

시뮬레이션에서 검증된 설계를 Zybo Z7-20 실보드에 탑재하여 실제 하드웨어 동작을 확인합니다. 소프트웨어에서 확인한 결과가 실제 물리적 제약 속에서도 유지되는지를 최종 확인함으로써 설계의 신뢰성을 입증합니다. 이 단계는 알고리즘 모델에서 실보드 동작까지 이어지는 Top-down 파이프라인의 최종 완결점입니다.

4단계: 결과 공개 및 자산화

개발 과정 전체를 공개형 자료로 정리합니다. 코드만 공개하는 것이 아니라 설계 의도, 오류 원인, 수정 과정, 재현 절차까지 함께 정리하여 후배가 그대로 따라할 수 있는 학습 자료로 남길 계획입니다. RTL 소스·Python 골든모델·검증 스크립트를 GitHub에 배포하고, 타이밍 에러·AXI DMA 디버깅 등의 트러블슈팅을 Velog에 연재하며, 실보드 데모 영상을 YouTube에 공개합니다.

[단기 목표 및 향후 확장 가능성]

본 활동의 1차 목표는 학부생 1인이 독립적으로 Full-Cycle 설계 역량을 완성하는 것입니다. 본 활동에서 확보한 세 가지 자산, 즉 PPA 최적화 FIR Decimation Filter IP, Python 기반 자동화 검증 파이프라인, Zynq SoC 기반 HW/SW 통합 실증 경험은 이후 더 큰 규모의 설계 도전으로 확장 가능한 기반이 됩니다.

[장기 목표]

본 도전을 통해 체득하는 것은 단순한 필터 구현 능력이 아닙니다. 작은 연산 블록 하나가 전체 칩의 전력 예산과 타이밍에 어떻게 영향을 미치는지를 끝까지 추적하는 설계 관점입니다. 이 관점을 축적하여 장기적으로는 개별 블록의 구현을 넘어 칩 전체의 청사진을 설계하는 SoC 시스템 아키텍트로 성장하고자 합니다. 본 도전은 그 목표를 향한 첫 번째 실전 단계이며, 혼자 완주한 경험을 다음 학습자의 출발점으로 환원하는 방식으로 기여하고자 합니다.

Ⅲ. 도전 추진하기

◎ 구제적인 도전 추진 계획을 설명하시오

1. 추진 체계 및 개요

추진 주체 : 본인, 1인 단독 수행 및 지도교수님의 월간 설계 검토 자문 진행

추진 기간 : 2026년 3월 ~ 8월 (중간/기말고사 제외 실무 집중 기간 약 18주)

추진 목표 : 1D FIR Decimation 필터의 PPA(Power, Performance, Area) 최적화 RTL 설계 및 Zynq SoC 기반 하드웨어/소프트웨어 통합 실증

2. 단계별 세부 추진 전략 및 방법론

1단계 : 시스템 스펙(Specification) 확정 및 비트 수준 골든 모델링

추진내용: Python을 활용하여 부동소수점(float64) 기준의 이상적인 FIR Decimation 필터를 구현합니다. 입력 데이터와 필터 계수를 16-bit signed Q4.12 고정소수점으로 양자화하고, 이 과정에서 발생하는 오차를 SNR 및 MSE 지표로 정량 분석합니다. 수치 오차가 목표 저지대역 감쇠(As=60dB) 요건을 침범하지 않음을 확인하여 RTL 설계의 절대 기준(Golden Reference)으로 확정합니다. 이 골든 모델은 RTL 시뮬레이션 출력과의 비트정확(bit-exact) 일치 여부를 자동으로 판별하는 레퍼런스로도 활용되어, 알고리즘과 회로 간 스펙 불일치를 설계 초기에 차단합니다. 또한 Python 골든 모델 구축 과정에서 alias 억제 요건을 최종 검토하여 fp, fs, As를 확정합니다.

설계 스펙 초안

파라미터	확정값	근거
샘플링 주파수 Fs	100 MSps	1 sample/cycle @ 100MHz와 1:1 대응
디시메이션 계수 M	2	출력 Fs_out = 50 MSps
통과대역 엣지 fp	15 MHz	천이대역 10MHz 확보
차단대역 엣지 fs	25 MHz	출력 나이퀴스트 경계
저지대역 감쇠 As	60 dB	alias 억제 1/1000 수준
계수 생성 방법	Kaiser window (β ≈ 5.653)	As=60dB 기준
탭 수 N	5 (bring-up) / 41 (제출용)	Kaiser 추정값(36.2) 기반 여유 확보
데이터/계수 비트폭	16-bit signed, Q4.12 포맷	데이터 경로 통일

샘플링 주파수 100MSps는 목표 아키텍처인 클럭 1사이클마다 1개의 샘플을 처리하는 구조로, 100MHz 동작 시 100MSps의 처리율을 달성합니다. M=2 Decimation으로 출력 레이트를 50MSps로 축소하며, 출력 나이퀴스트 주파수는 25MHz입니다. alias 억제를 위해 차단대역 엣지(fs)는 출력 나이퀴스트인 25MHz로 설정하고, 통과대역 엣지(fp)는 천이대역 10MHz를 확보하여 타이밍 클로저 난이도와 설계 완주 가능성을 동시에 고려한 15MHz로 설정하였습니다. Kaiser window를 채택한 것은 동일한 β값으로 누구든 동일한 계수를 재현할 수 있기 때문입니다. 비트폭은 목표 저지대역 감쇠(As=60dB)를 만족하면서 FPGA DSP 블록과 호환되는 16-bit Q4.12로 확정하였습니다.

산출물: 알고리즘 검증용 Python 스크립트, 최적화 스펙 정의서 및 설계 의도를 서술한 Velog 포스

팅

2단계 : FSM/ASMD 아키텍처 설계

추진 내용: RTL 코딩에 앞서 FIR 필터 내부의 데이터 흐름과 상태 전이를 ASMD(Algorithm State Machine and Datapath) 차트로 시각화 및 명세화합니다. FIR 필터의 구조는 Transposed form으로 선택하였습니다. Symmetric direct form + pre-adder 구조도 DSP 절감 측면에서 유효하나, Transposed form이 파이프라인 레지스터 삽입이 자연스럽고 Fmax 100MHz 달성에 유리하다는 판단 하에 최종 선택하였습니다. 목표 동작 주파수를 달성하기 위해 어느 연산 노드에 파이프라인 레지스터(Pipeline Register)를 삽입할 것인지 Critical Path를 사전에 예측하여 ASMD 차트에 반영합니다.

산출물: FSM 상태 전이도, ASMD 데이터패스 블록 다이어그램 및 설계 의도를 서술한 Velog 포스팅

3단계 : PPA 최적화 기반의 Verilog RTL 구현

추진 내용: 확정된 ASMD 차트를 바탕으로 Verilog HDL을 사용하여 FIR Anti-alias 필터와 ↓2 Decimation 블록을 구현합니다. 대칭 계수를 활용한 MAC 연산 절감(Mode-S)과 Transposed form 파이프라이닝을 적용하여 DSP 사용량 최소화를 우선 목표로 구현합니다. FIR 직후 PL에서 ↓2 Decimation을 수행하는 다운샘플러 블록을 통합하고, AXI-Stream 인터페이스 래퍼를 설계합니다. tready 백프레셔 대응을 위해 Decimation 출력단에 1-deep 버퍼를 적용합니다. 탭 수는 bring-up용 N=5로 먼저 구현하여 post-impl Fmax를 실측한 뒤 제출용 N=41로 확장합니다.

산출물: 합성 가능한 Verilog RTL 소스 코드 및 구현 과정을 서술한 Velog 포스팅

4단계 : 자동화 검증 환경 구축

추진 내용: 작성된 RTL의 기능 결함을 찾아내는 테스트벤치를 구축합니다. 수동 검증의 한계를 극복하기 위해 Vivado와 SystemVerilog를 이용하여 셀프 체킹(Self-checking) 자동화 환경을 구축합니다. Python 골든 모델에서 생성한 멀티톤 합성 신호 기반의 테스트 벡터(Test Vector)를 텍스트 파일로 추출하고, SystemVerilog 테스트벤치를 통해 RTL에 주입합니다. 출력 결과를 다시 Python으로 불러와 비트 일치 여부를 100% 자동 비교함으로써 기능 검증 소요 시간을 획기적으로 단축하고, 매 RTL 수정마다 회귀 테스트를 자동 수행합니다.

산출물: 자동화 검증 스크립트(Makefile/Tcl), 시뮬레이션 파형(Waveform) 리포트

5단계 : 논리 합성(Logic Synthesis) 및 PPA 트레이드오프 분석

추진 내용: Vivado 툴을 활용하여 RTL 코드를 실제 FPGA 게이트 레벨 네트리스트로 합성합니다. Baseline 2종(Naive RTL: 최적화 없이 직접 구현한 교과서적인 기본 설계, FIR Compiler: Vivado IP Catalog에서 자동 생성한 레퍼런스 설계)과 Improved 설계(본 설계) 각각에 동일한 타이밍 제약(Target Clock ≥ 100MHz)을 인가하여 합성 및 구현(Implementation)을 수행합니다. 세 설계 모두 탭 수 N=41, 비트폭 16-bit, 동일 클럭 조건을 유지하여 공정한 비교 환경을 보장합니다. 도출된 Utilization Report(LUT, FF, DSP 사용량)와 Timing Report(Setup/Hold Slack), Power Report를 종합 분석합니다. DSP 사용량 최소화를 우선 목표로, Fmax와 처리량(1 sample/cycle)을 방어하는 PPA 개선 결과를 정량적으로 검증합니다. Baseline 대비 DSP 절감율, LUT 증가 여부를 Pareto 차트로 제시하고, 전력은 Vivado Power Report와 실측 ΔP(P_on − P_off)를 교차 검증하는 보조 지표로 활용합니다. 본 비교의 목적은 Baseline 설계를 압도하는 것이 아니라, 동일 조건에서 세 설계의 PPA 특성

차이를 정량적으로 분석하고 본 설계의 구조적 선택 근거를 수치로 뒷받침하는 것입니다.
산출물: 합성/구현 결과 리포트 종합 분석표, Baseline vs Improved PPA 비교표, Pareto 차트, 전력 측정 데이터

6단계 : Zynq SoC 보드 기반 HW/SW Co-design 실증

추진 내용: 합성·구현이 완료된 Decimation Filter IP를 Zybo Z7-20 실보드에 배포하여 물리적 동작을 최종 확인합니다. PS(ARM Cortex-A9, bare-metal C)에서 멀티톤 합성 신호를 DDR에 저장하고, AXI DMA(MM2S)를 통해 AXI-Stream으로 PL의 FIR IP에 공급합니다. FIR Anti-alias + ↓2 Decimation 처리 후 AXI-Stream을 통해 AXI DMA(S2MM)로 결과를 DDR에 회수하여, PS에서 PSD/FFT 비교 그래프를 생성합니다. 데모의 핵심은 필터 없이 ↓2만 수행한 경우(alias 발생)와 FIR 후 ↓2를 수행한 경우(alias 억제)의 PSD를 나란히 비교하여 anti-alias 필터의 효과를 시각적으로 실증하는 것입니다. 시뮬레이션 결과와 실보드 결과의 비트 수준의 일치 여부를 최종 확인하여 설계 신뢰성을 입증합니다.
산출물: 실시간 필터링 동작 데모 영상 및 캡처, PSD/FFT 비교 그래프, AXI 연동 블록도

7단계 : 오픈소스 자산화

추진 내용: 본 프로젝트의 개발 과정을 체계적으로 문서화합니다. 개발 중 겪은 타이밍 에러, 양자화 오차, AXI DMA 디버깅 등의 트러블슈팅 과정을 기술 블로그(Velog)에 최소 3편 이상 연재하고, RTL 소스·Python 골든모델·검증 스크립트·Vivado 프로젝트를 GitHub에 오픈소스로 배포합니다. 빌드·시뮬·합성·테스트 재현 절차를 문서화(README와 재현 스크립트 포함)하여 후배가 동일 환경에서 그대로 따라할 수 있는 수준으로 정비하며, 실보드 데모 영상을 YouTube에 공개합니다. 본 도전에서 확립한 풀사이클 설계 방법론은 이후 더 큰 규모의 설계 도전에서도 재사용 가능한 기준 프로세스가 됩니다.
산출물: GitHub Repository, 기술 블로그 연재 포스팅(최소 3편), 최종 결과 보고서

◎ 지도교수와의 지도 및 상담계획을 설명하시오

본 도전은 1인 단독 수행이지만, 설계 방향의 오류를 조기에 차단하고 프로젝트의 완성도를 높이기 위해 지도교수님(홍상훈 교수님)과의 정기적인 지도 및 상담을 병행합니다.
정기 지도는 메일 보고 월 1회, 대면 미팅 월 1회로 구성됩니다. 메일 보고는 4월부터 7월까지 매월 둘째 주 수요일에 총 4회 진행합니다. 대면 미팅은 3월 마지막 주 수요일 첫 미팅을 시작으로 7월까지 매월 마지막 주 수요일에 총 5회 진행하며, 결과발표회(8월 7일) 전인 8월 5일에 최종 컨펌 미팅 1회를 추가하여 대면 미팅은 총 6회로 운영할 계획입니다.
매월 둘째 주 수요일 메일 보고에는 해당 주차 산출물(Python 스크립트, RTL 코드, 합성 리포트 등)을 첨부하고, 해당 단계의 진행 현황, 주요 결정 사항과 그 근거, 다음 주차 계획을 포함하여 교수님께서 설계 흐름을 한눈에 파악하실 수 있도록 구성합니다. 매월 마지막 주 수요일 오후 3시 대면 미팅에서는 설계 리뷰, 다음 단계 방향 확정, 기술적 쟁점에 대한 심층 피드백을 진행합니다. 특히 합성 결과 해석, PPA 트레이드오프 판단, 타이밍 클로저 전략 등 1인 판단만으로 결정하기 어려운 설계 의사결정 구간에서 교수님의 전문적인 조언을 구할 예정입니다.
수시 지도로는 AXI-Stream 인터페이스 설계 및 AXI DMA 연동, 실보드 실증 구간 등 처음 접하는

영역에서 어려움이 발생하거나 방향 판단이 필요한 경우 메일로 즉시 질의합니다.
모든 지도 내용은 산출물 기반으로 진행하며, 스펙 정의서, 시뮬레이션 파형, 합성 리포트, 최종 결과 보고서 등 단계별 산출물을 기준으로 진행 상황을 점검합니다. 이를 통해 단순한 진행 보고에 그치지 않고, 각 단계의 설계 결정이 올바른 방향으로 이루어지고 있는지를 교수님과 함께 검토하는 구조를 유지합니다.

◎ 희망장학금 및 해당장학금이 필요한 이유를 포함하여 소요예산을 수립하시오

희망장학금 : 100만원

내용	금액	산출근거	사용처
Zybo Z7-20	710,000원	관부가세 포함 오픈 마켓의 판매 가격	FPGA 실증 및 향후 심화 프로젝트 사용 가능
서적 1: 『Digital System Designs and Practices: Using Verilog HDL and FPGAs』(Ming-Bo Lin 저)	40,000원	교보문고 기준 정가	FIR Decimation 필터의 DSP 사용량 최소화 및 Fmax 100MHz 달성을 위한 PPA 최적화 레퍼런스로 활용.
서적 2: 『Verilog를 이용한 디지털 시스템 설계』(Charles Roth 등 저)	36,000원	교보문고 기준 정가	RTL 구현 과정에서 FSM 및 ASMD 차트 설계, 타이밍 분석, 상태 전이 로직 설계의 이론적 근거로 활용.
출력/인쇄비	50,000원	회로도/설계문서/논문/리포트 출력(흑백 기준 장당 약 50원, 200장 예상)	FSM/ASMD 차트, 합성 리포트, 검증 결과 출력. 지도교수 대면 미팅 시 산출물을 인쇄물로 지참하여 설계 리뷰에 직접 활용
5V 2.5A 배럴잭 어댑터	25,000원	KC인증 어댑터 15,000원 + 케이블 10,000원	Zybo Z7-20 안정적 전원 공급
디지털 멀티미터	60,000원	오픈마켓 기준 UNI-T UT61E	ΔP 실측, Vivado Power Report 교차 검증
마이크로SD카드 + 리더기	35,000원	마이크로 SD카드(30,000원) + 리더기(5,000원)	FPGA 보드의 독립 실행 데모용
USB 128GB	30,000원	국내 오픈마켓 기준	대용량 설계 파일의 PC 간 이동 및 백업용
예비비	14,000원	잔여 예산	예측 불가능한 부품 추가 구매, 재작업 등 연구 안전 비용

본 장학활동에서 사용할 FPGA 개발보드로 Zybo Z7-20을 선정한 이유는 세 가지입니다.
첫째, 지도 교수님(홍상훈 교수님)께서 직접 사용하시는 보드입니다. 동일한 보드를 사용하는 것은 단순한 편의의 문제가 아닙니다. Vivado 프로젝트 설정, 보드 파일, 제약 파일(XDC), AXI DMA 연동 환경이 교수님의 실제 사용 환경과 일치하기 때문에, 설계 오류나 실보드 문제 발생 시 교수님이 즉각적으로 원인을 파악하고 피드백을 줄 수 있습니다. 처음 FPGA를 접하는 학부생에게 이는 단순한

장비 선택이 아니라 완주 가능성을 높이는 가장 현실적인 선택입니다.
둘째, 본 프로젝트를 수행하기에 충분한 사양입니다. Zybo Z7-20은 Zynq-7020 SoC를 탑재하여 듀얼 코어 ARM Cortex-A9 기반의 PS와 85K 로직 셀 규모의 PL을 동시에 제공합니다. 본 도전의 FIR Decimation 필터 IP는 전체 PL 자원의 일부만 점유하며, AXI DMA 연동과 bare-metal C 드라이버까지 포함한 HW/SW 통합 실증을 단일 보드에서 완결할 수 있는 사양입니다. 본 도전 완주 이후에도 지속적인 연구 자산으로 활용될 수 있다는 점에서 장학금 집행의 효율성 측면에서도 정당화되는 항목입니다.
셋째, 학부생 사이에서 널리 사용되는 보드인 만큼 Vivado 프로젝트 설정, 보드 파일, AXI-Stream 연동 예제 등 검증된 튜토리얼과 레퍼런스가 풍부합니다. 이는 처음 접하는 영역에서 발생하는 불필요한 시행착오를 줄이고 핵심 설계에 집중할 수 있는 환경을 보장합니다. 또한 후배들이 동일한 보드와 환경에서 본 도전의 결과물을 그대로 재현할 수 있다는 점에서, 재현 가능한 튜토리얼 제작을 목표로 하는 본 도전의 취지와도 직접적으로 부합합니다.

◎ **추진일정을 제시하시오**

추진내용	3월	4월	5월	6월	7월	8월
1단계: FIR 필터의 스펙 확정 및 골든 모델 설계	3/16~3/29					
2단계: FSM/ASMD 아키텍처 설계	3/30~	~4/20				
중간고사(4/21~4/27)		4/21~4/27				
3단계: Verilog RTL 구현		4/28~	~5/5			
4단계: 자동화 검증 환경 구축			5/6~5/12			
5단계: 논리 합성 및 PPA 분석			5/13~	~6/1		
6단계: FPGA 실증				6/2~6/15		
기말고사(6/16~6/22)				6/16~6/22		
6단계 계속: FPGA 실증 및 데모				6/23~	~7/14	
7단계: 오픈소스화 및 문서화					7/15~7/28	
최종 점검 및 결과발표 준비					7/29~	~8/6
지도 교수 대면 상담	25일	29일	27일	24일	29일	5일
지도 교수 메일 보고	—	8일	13일	10일	8일	—

Ⅳ. 도전의 결과 및 성과

◎ 본 도전을 통하여 얻게 될 성과와 향후 대학 및 사회에 본인이 기여할 방안을 제시하시오

[본 도전을 통해 얻게 될 성과]

본 도전의 가장 핵심적인 성과는 알고리즘 스펙 결정부터 RTL 구현, 검증, FPGA 실증까지 이어지는 Full-Cycle 설계 역량의 실전 확립입니다. 이는 단순히 회로 한 개를 만드는 의미가 아니라, 설계 판단의 출발점부터 결과 검증까지 끝까지 책임지는 엔지니어링 습관을 확보한다는 의미입니다.

구체적으로는 세 가지 기술 자산을 확보합니다. 첫째, DSP 사용량 최소화와 Fmax 방어를 동시에 달성한 PPA 최적화 FIR Decimation Filter IP입니다. 이는 이후 더 큰 규모의 통신 가속기 설계로 확장 활용될 가능성을 가집니다. 둘째, Python 기반 골든모델과 RTL 출력 자동 비교 검증 파이프라인입니다. 단일 IP 검증을 넘어 이후 더 복잡한 시스템 설계에서도 재사용 가능한 검증 방법론이라는 점에서 장기적 가치가 있습니다. 셋째, Zynq SoC 기반 HW/SW 통합 실증 경험입니다. AXI-Stream, AXI DMA, bare-metal C 드라이버를 직접 다룬 경험은 졸업 후 디지털 IC 프론트엔드 직무에서 즉시 활용 가능한 실무 역량입니다.

스펙을 주어진 것이 아닌 직접 결정하는 경험은 단순 구현자가 아닌 설계자로서의 관점을 형성합니다. Baseline 비교를 통한 PPA 트레이드오프 분석, 타이밍 클로저 과정에서의 판단, 비트정확 검증의 디버깅 경험은 모두 디지털 IC 설계 실무에서 요구되는 판단 능력의 직접적인 훈련이 됩니다.

[대학 및 사회에 대한 기여 방안]

본 도전의 전 과정을 재현 가능한 공개형 자료로 정리합니다. RTL 소스, Python 골든모델, 검증 스크립트, Vivado 프로젝트, 빌드·시뮬·합성 재현 절차를 GitHub에 배포하고, 개발 과정에서 겪은 타이밍 에러, 양자화 오차, AXI DMA 디버깅 등의 트러블슈팅을 Velog에 최소 3편 이상 연재하며, 실보드 데모 영상을 YouTube에 공개합니다.

이 결과물의 목적은 단순한 기록이 아닙니다. 동일한 보드와 절차를 기준으로 후배가 그대로 따라하며 설계 흐름을 익힐 수 있는 학습 출발점을 제공하는 것입니다. 신호처리 이론과 FPGA 실증을 알고리즘 스펙 결정부터 실보드 실증까지 하나로 연결한 풀사이클 튜토리얼은 학부 수준에서 체계적으로 정리된 사례를 찾기 어려운 자료로, 경희대 전자공학과 후배들뿐만 아니라 동일한 고민을 가진 국내 전자공학과 학부생들의 설계 진입 장벽을 낮추는 데 기여하고자 합니다. 도전 종료 후 경희대 전자공학과 전공 커뮤니티 또는 학과 세미나를 통해 본 결과물을 직접 공유하여 후배들의 활용을 독려할 계획입니다.

[사회에 대한 기여]

6G 통신 및 AI 반도체 시대에는 신호처리 알고리즘의 효율성과 하드웨어의 물리적 한계를 정밀하게 융합하는 역량이 칩 성패의 핵심입니다. 본 도전에서 확립한 풀사이클 설계 방법론은, 졸업 후 디지털 IC 프론트엔드 엔지니어로서 설계·검증·백엔드 간 소통의 간극을 좁히는 브리지 엔지니어로 성장하는 토대가 됩니다. 장기적으로는 전력 효율과 신뢰성을 동시에 만족하는 차세대 디지털 통신 칩의 아키텍처를 직접 설계하는 SoC 시스템 아키텍트로 성장함으로써, 이번 도전이 개인의 성장에 그치지 않고 대한민국 반도체 산업의 기술 경쟁력 강화로 이어지도록 하겠습니다.

경희꿈도전장학 지도교수 추천서

학생정보	성명	한영웅	학번	2023104135
	소속	전자정보대학 전자공학과	학년 (이수학기)	4학년(6학기)
도전개요	분야	□ 창업 □ 연구 ■ 자유주제 □ SDGs(경희정신구현)		
	주제	1D FIR Decimation 필터 아키텍처의 설계, PPA 최적화 및 FPGA 실증		
추천내용	추천사유	본인은 경희대학교 전자공학과 홍상훈 교수로서, 본교 전자공학과 재학생 한영웅 학생을 경희꿈도전장학 장학생으로 추천합니다. 한영웅 학생은 제 디지털회로설계및언어 수업을 수강하고 있으며 디지털회로설계 분야에 대한 열정이 넘치는 학생입니다. 학생이 제안한 도전 주제인 'Zynq FPGA 기반 1D FIR Decimation 필터 아키텍처의 설계, PPA 최적화 및 FPGA 실증'은 이론에서 출발하여 RTL 설계, 검증, FPGA 실증까지 이어지는 전체적인 기획부터 시스템 구현까지 디지털 설계자로서의 자질을 갖추는 것을 목표로 합니다. 필터 스펙 결정의 근거, Transposed form 선택 이유, Baseline 비교 구조 설계, 비트 수준의 검증 자동화 계획에 이르기까지, 계획서 전반에 걸쳐 단순 구현을 넘어 설계 판단의 근거를 스스로 수립하는 능력이 엿보입니다. 특히 본 프로젝트가 졸업논문인 MIMO Detection 가속기 설계의 하위 모듈로 직접 이어지는 장기 연구 계획의 일환이라는 점, 그리고 전 과정을 오픈소스로 공개하여 후배들이 재현할 수 있는 튜토리얼로 남기겠다는 기여 의식은 이 학생의 연구자로서의 자질을 잘 보여줍니다. 본인은 한영웅 학생이 본 장학 활동을 통해 계획한 목표를 충분히 달성할 역량을 갖추고 있다고 판단하며, 본 학생을 경희꿈도전장학 장학생으로 적극 추천합니다.		
	활동 계획서에 대한 의견	본 학생의 활동계획서를 검토한 결과, 전체적인 구성과 방향성이 충실하게 수립되어 있다고 판단합니다. 계획서에서 가장 긍정적으로 평가한 부분은 설계 결정의 근거가 명확하다는 점입니다. 필터 스펙(통과대역, 차단대역, 저지대역 감쇠)을 직접 결정하고 Kaiser window 기반 탭 수 추정 공식을 통해 N=41을 도출하는 과정, Transposed form을 선택한 타이밍 클로저 근거, DSP 사용량 최소화를 우선 목표로 설정한 PPA 방향성은 단순 구현 계획이 아닌 설계자의 시각에서 작성된 계획서임을 보여줍니다.		

		Top-down 검증 파이프라인 구성 또한 적절합니다. Python 기반 비트정확 골든모델을 먼저 구축하고 이를 RTL 시뮬레이션 출력과 자동 비교하는 회귀 검증 환경은, 알고리즘과 회로 간 스펙 불일치를 설계 초기에 차단하는 올바른 접근 방식입니다. Baseline 2종(Naive RTL, FIR Compiler)과 Improved 설계를 동일 조건에서 비교하는 구조는 PPA 개선 효과를 정량적으로 입증하기 위한 체계적인 실험 설계로, 결과 보고서의 신뢰성을 높이는 데 기여할 것으로 봅니다. 다만 본 학생은 FPGA를 처음 접하는 만큼, Vivado 툴 숙련, AXI-Stream 연동, 실보드 디버깅 등 사전 경험 없이 처음 접하는 구간에서 예상보다 시간이 소요될 수 있습니다. 이 점을 감안하여 bring-up 단계부터 점진적으로 접근하고 일정 내 버퍼를 충분히 확보하는 것이 완주의 핵심이 될 것으로 판단합니다. 본인은 지도 과정에서 이 구간에 대한 방향을 함께 점검할 예정입니다. 전반적으로 본 활동계획서는 한 학기 내 완주 가능한 범위 내에서 기술적 완성도와 재현 가능성을 균형 있게 고려한 계획으로, 본인은 본 학생이 계획한 목표를 달성할 수 있을 것으로 기대합니다.
	지도 및 상담계획	본 학생과의 지도 및 상담은 아래와 같은 방식으로 진행할 예정입니다. 정기적으로는 둘째 주 수요일 메일 보고와 매월 마지막 주 수요일 오후 3시에 대면 미팅을 병행합니다. 메일 보고에서는 해당 주차 산출물과 진행 현황을 확인하고 간단한 피드백을 제공하며, 월 1회 대면 미팅에서는 설계 리뷰, 다음 단계 방향 확정, 기술적 쟁점에 대한 심층 피드백을 진행합니다. 수시로는 설계 진행 중 병목이 발생하거나 방향 판단이 필요한 경우 메일로 즉시 질의할 수 있도록 하며, 특히 AXI-Stream 연동 및 실보드 실증 구간 등 처음 접하는 영역에서는 추가적인 지도를 제공할 예정입니다. 산출물 기반 리뷰를 원칙으로 하여, 스펙 정의서, 시뮬레이션 파형, 합성 리포트, 최종 결과 보고서 등 단계별 산출물을 기준으로 진행 상황을 점검합니다.

상기의 내용으로 2026학년도 1학기 경희꿈도전 장학생으로 위 학생을 추천하며 도전기간이 종료할 때까지 도전을 달성할 수 있도록 충실한 지도 및 상담을 수행할 것을 서약합니다.

2026년 3월 6일

추천인 : 전자정보대학 전자공학과 교수 홍상훈 (인)